

特点

- 兼容“ISO 11898-2:2016”和“SAE J2284-1 to SAE J2284-5”标准
- AEC-Q100 认证
- 拥有低功耗睡眠模式以及待机模式
- 带远程唤醒功能以及本地唤醒功能
- 总线端口±58V 耐压
- ±30V 接收器共模输入电压
- 全系支持 3.3V/5V MCU，SIT1043Q/1 增加支持 1.8V MCU
- 驱动器（TXD）显性超时功能
- VBAT、VCC 和 VIO 电源引脚上具有欠压保护
- 高速 CAN，支持 5Mbps CAN With Flexible Data-Rate（灵活数据速率）
- 睡眠模式 INH 输出引脚具有电源禁用功能
- -40°C至 150°C结温范围，且内置过温保护
- TXD 至 RXD 典型环路延时约 100ns
- 高抗电磁干扰能力
- 未上电节点不干扰总线
- SIT1043QT 和 SIT1043QTK 带共模稳定输出引脚 SPLIT

产品外形示意图




提供绿色环保无铅封装

描述

SIT1043Q 是一款应用于 CAN 协议控制器和物理总线之间的接口芯片，支持 5Mbps 灵活数据速率（Flexible Data-Rate），具有在总线与 CAN 协议控制器之间进行差分信号传输的能力。SIT1043Q 总线端口耐压可达-58V 至+58V，接收器共模输入电压达到-30V 至+30V，适用于 12V 或 24V 应用系统。SIT1043Q 采用多电源供电，拥有多种系统保护和诊断功能以提高器件和 CAN 的稳定性。另外，SIT1043Q 拥有五种工作模式：正常工作模式、静音模式、待机模式、睡眠等待模式和睡眠模式，在低功耗模式下支持本地唤醒与远程唤醒，所提供的低功耗模式管理可极大节省 CAN 总线应用系统的电力。

应用领域：汽车和运输

- 车身控制模块
- 汽车网关
- 高级辅助驾驶系统（ADAS）
- 信息和娱乐

引脚分布图

引脚定义

引脚序号	引脚名称	引脚功能
1	TXD	发送器数据输入端
2	GND	地
3	VCC	5V 总线供电电源
4	RXD	接收器数据输出端
5	VIO	I/O 口供电电源
6	EN	使能控制输入端
7	INH	用于控制外部稳压器的工作状态，发生唤醒事件后置为高电平
8	ERRN	错误指示输出端
9	WAKE	本地唤醒输入端口
10	VBAT	电池供电电源
11	SPLIT/NC	总线共模稳定输出端（SIT1043Q/1 无连接）
12	CANL	低电位 CAN 总线输入输出端
13	CANH	高电位 CAN 总线输入输出端
14	STBN	待机控制输入端

结构框图




图 1 SIT1043Q 结构框图

建议工作状态

参数	符号	大小	单位
VBAT 供电电压	VBAT	4.5~40	V
VCC 供电电压	VCC	4.5~5.5	V
VIO 供电电压	VIO	2.8~5.5	V
VIO 供电电压 (SIT1043Q/1)	VIO	1.7~5.5	V
逻辑输出引脚 高电平输出电流 (RXD&ERRN)	$I_{OH(Logic)}$	>-2	mA
逻辑输出引脚 低电平输出电流 (RXD&ERRN)	$I_{OL(Logic)}$	<2	mA
INH 输出电流	$I_{O(INH)}$	<1	mA
环境温度	T_{amb}	-40~125	°C

极限参数

参数	符号	大小	单位
电池电源电压	VBAT	-0.3~+58	V
电池电源电压 (SIT1043Q/1)	VBAT	-0.3~+45	V
总线供电电源电压	VCC	-0.3~+6	V
MCU 侧端口	TXD, RXD, EN STBN, VIO, ERRN	-0.3~+6	V
总线侧输入电压	CANH, CANL, SPLIT	-58~+58	V
总线差分输入电压	$V_{(CANH-CANL)}$	-20~+20	V
存储温度范围	T_{stg}	-55~150	°C
结温	T_j	-40~150	°C

最大极限参数值是指超过这些值可能会使器件发生不可恢复的损坏。在这些条件之下是不利于器件正常运作的，器件连续工作在最大允许额定值下可能影响器件可靠性，所有的电压的参考点为地。

模式跳转




图 2 模式跳转图

注：电源端口 VBAT，VCC 以及 VIO 正常供电。

工作模式
正常工作模式

电源正常供电，将 EN 和 STBN 都置为高电平，器件进入正常工作模式。在正常工作模式下，驱动器和高速接收器使能，驱动器将 TXD 上的数字输入信号转换为总线模拟电平，同时接收器监测总线电平并将其反应至 RXD 端口。在正常工作模式下，INH 会被拉高。

静音模式

电源正常供电，将 EN 置为低电平，STBN 置为高电平，器件进入静音模式。静音模式也可称为只听模式或者只接收模式。在此模式下，驱动器禁能，高速接收器使能，CANH 与 CANL 的显隐性信号通过接收器反应到 RXD 端口，并且总线将被偏置到 0.5VCC，INH 会被拉高。

待机模式

电源正常供电，将 EN 和 STBN 都置为低电平，器件进入待机模式。待机模式是一种低功耗模式，在此模式下，驱动器和高速接收器禁能，INH 拉高，器件仍可检测本地唤醒和远程唤醒事件。另外，VBAT 欠压也可进入待机模式，但器件不会对唤醒事件进行检测。

睡眠等待模式

电源正常供电，EN 置高，将 STBN 置低，当 $t < t_{go-to-sleep}$ 时器件处于睡眠等待模式，睡眠等待模式是跳转至睡眠模式的一个中转模式。在此模式下，收发器的工作状态与待机模式一致，驱动器和高速接收器禁能，INH 拉高。当进入此模式的时间超过 $t_{go-to-sleep}$ ，则跳转至睡眠模式，INH 将跳至高阻态。

睡眠模式

电源正常供电，EN 置高，将 STBN 置低，当 $t > t_{go-to-sleep}$ 可进入睡眠模式。睡眠模式是功耗最低的一种工作模式，在睡眠模式下，驱动器和高速接收器禁能，输出端口 INH 处于高阻状态，可指示关闭外部稳压器，收发器与 MCU 的 VCC 电源将不可用，在此状态下，SIT1043Q 通过电池引脚 VBAT 保持供电，以此保证本地唤醒和远程唤醒的监测工作。另外，当电源 VCC 或者 VIO 出现欠压情况并且欠压持续时间大于 t_{DETUVd} 时（或者浮空），器件也将进入睡眠模式，INH 为高阻状态，出现本地唤醒或者远程唤醒事件可使 INH 拉高。

功能模式表

表 1 SIT1043Q 功能模式表

VCC 或 VIO	VABT	EN	STBN	唤醒 标志	模式	驱动 器	高速接 收器	低功耗 接收器	RXD	总线状 态	INH
正常	正常	H	H	X	正常工作 模式	使能	使能	禁能	跟随 总线	VCC/2	H
正常	正常	L	H	X	静音模式	禁能	使能	禁能	跟随 总线	VCC/2	H
正常	正常	H	L	清除	睡眠等待 模式	禁能	禁能	使能	H	GND	H
正常	正常	H	L	清除	睡眠模式	禁能	禁能	使能	H	GND	Z
正常	正常	H	L	设置	待机模式	禁能	禁能	使能	L	GND	H
正常	正常	L	L	清除	待机模式	禁能	禁能	使能	H	GND	H
正常	正常	L	L	设置	待机模式	禁能	禁能	使能	L	GND	H
欠压	正常	X	X	X	睡眠模式	禁能	禁能	使能	H	GND	Z
正常	欠压	X	X	X	待机模式	禁能	禁能	禁能	H	Z	H

表 2 SIT1043Q/1 功能模式表

VCC	VIO	VABT	EN	STBN	唤醒 标志	模式	驱动器	高速接 收器	低功耗 接收器	RXD	总线 状态	INH
正常	正常	正常	H	H	X	正常	使能	使能	禁能	跟随 总线	VCC/2	H
正常	正常	正常	L	H	X	静音	禁能	使能	禁能	跟随 总线	VCC/2	H
正常	正常	正常	H	L	清除	休眠	禁能	禁能	使能	H	GND	Z
正常	正常	正常	H	L	设置	待机	禁能	禁能	使能	L	GND	H
正常	正常	正常	L	L	清除	待机	禁能	禁能	使能	H	GND	H
正常	正常	正常	L	L	设置	待机	禁能	禁能	使能	L	GND	H
长时间 欠压	正常	正常	X	X	X	休眠	禁能	禁能	使能	H	GND	Z
正常	长时间 欠压	正常	X	X	X	休眠	禁能	禁能	使能	Z	GND	Z
X	X	欠压	X	X	X	关断	禁能	禁能	禁能	Z	Z	Z

注：H=高电平；L=低电平；Z=高阻态；X=不关心。

驱动器状态表

工作模式	TXD 输入	总线输出		总线驱动状态
		CANH	CANL	
正常工作模式	L	H	L	显性
	H 或 Open	Z	Z	总线偏置到 VCC/2
静音模式	X	Z	Z	总线偏置到 VCC/2
待机模式	X	Z	Z	总线偏置到 GND
睡眠等待模式	X	Z	Z	总线偏置到 GND
睡眠模式	X	Z	Z	总线偏置到 GND

注：H=高电平；L=低电平；Z=高阻态；X=不关心。

接收器功能表

工作模式	总线差分输入 $V_{OD}=CANH-CANL$	总线状态	RXD 输出
正常工作模式 和静音模式	$V_{OD} \geq 0.9V$	显性	L
	$0.9V > V_{OD} > 0.5V$?	X
	$V_{OD} \leq 0.5V$	隐性	H
待机模式、 睡眠等待模式 和睡眠模式	$V_{OD} \geq 1.15V$	显性	H, 当出现唤醒标志时为 L
	$1.15V > V_{OD} > 0.4V$?	
	$V_{OD} \leq 0.4V$	隐性	

注：H=高电平；L=低电平；?=不确定；电源正常供电。

内部标志信号

标志信号	出现原因	外部指示	标志信号清除	备注
上电标志	VBAT 上电	进入静音模式（从待机模式，睡眠等待模式，睡眠模式） ERRN=L	进入正常工作模式	
唤醒请求标志	远程唤醒，本地唤醒，初始上电	进入待机模式，睡眠等待模式，睡眠模式 ERRN=RXD=L	进入正常工作模式，VCC 或 VIO 欠压	
唤醒源标志 ⁽¹⁾	远程唤醒，本地唤醒，初始上电	进入正常工作模式： ERRN=L 指示本地唤醒，ERRN=H 指示远程唤醒	正常工作模式下 TXD 出现跳变 ⁽²⁾ ，离开正常工作模式，VCC 或 VIO 欠压	上电标志的建立会设置唤醒源标志
UVD _{NOM} 欠压标志	VCC 欠压	无外部指示	VCC 恢复，出现唤醒请求标志	
	VIO 欠压	无外部指示	VIO 恢复，出现唤醒请求标志	
UVD _{VBAT} 欠压标志	VBAT 欠压	无外部指示	VBAT 恢复	
总线短路标志	BUS 短路至任一电源或 GND	只在正常工作模式 ERRN=L ⁽³⁾	离开正常工作模式	短路时间如果小于 4 个 TXD 的显隐跳变将不会被检测到
本地错误标志	TXD 显性超时	当从正常工作模式进入静音模式 ERRN=L	RXD=L&TXD=H；进入正常工作模式	一旦出现 TXD 显性超时，驱动器将被禁能
	TXD 短路至 RXD			一旦出现 TXD 短路至 RXD，驱动器将被禁能
	总线显性超时		RXD=H；进入正常工作模式	出现总线超时，驱动器仍在使能状态
	过温保护		结温恢复正常并且 RXD=L&TXD=H；结温恢复正常并且重新跳转至正常工作模式	一旦出现过温状态，驱动器将被禁能

(1) 唤醒源标志只会识别第一个唤醒请求信号；

(2) 出现 4 个 TXD 的显隐跳变，此跳变的每个显性-隐性的周期至少为 4 μ s（仅限 SIT1043QT 和 SIT1043QTK）；

(3) 在出现 4 个 TXD 的显隐跳变(每个显性-隐性的周期至少为 4 μ s)之后 ERRN 才可指示出现总线短路标志（仅限 SIT1043QT 和 SIT1043QTK）。

器件内部通过以上一系列标志信号来进行系统诊断，并指示故障原因。MCU 可通过一些模式切

换以及收发器芯片 ERRN 与 RXD 引脚的指示来判断系统内部工作状态或者故障出现的原因。

上电标志

上电标志特指电池电源 VBAT 的上电事件。当 VBAT 从低于 $V_{UVDVBAT}$ 的电压恢复到正常工作电压时上电标志会被设置，一旦器件从待机模式或者睡眠模式进入静音模式，ERRN 会被拉低，以此指示上电标志被设置。当进入正常工作模式，上电标志会被清除。上电标志会清除 UVD_{NOM} 欠压标志并设置唤醒请求标志和唤醒源标志。

唤醒请求标志

SIT1043Q 可通过两种方式实现低功耗唤醒功能：本地唤醒和远程唤醒。

本地唤醒

SIT1043Q 通过 WAKE 端口实现本地唤醒的功能，在待机模式或者睡眠模式下，只要 WAKE 引脚出现有效的上升沿或者下降沿将会被检测为本地唤醒事件：

有效的上升沿指 WAKE 端口的电压从低于 $V_{th(WAKE)}$ 的电压跳转至高于 $V_{th(WAKE)}$ 的电压，并且此跳转的持续时间大于 $t_{wake(local)}$ ，即可被认为是有效的上升沿，如图 3 所示；有效的下降沿指 WAKE 端口的电压从高于 $V_{th(WAKE)}$ 的电压跳转至低于 $V_{th(WAKE)}$ 的电压，并且此跳转的持续时间大于 $t_{wake(local)}$ ，即可被认为是有效的下降沿，如图 4 所示。任何持续时间小于 $t_{wake(local)}$ 的跳转以及未跨越阈值电压 $V_{th(WAKE)}$ 的跳转都将会被滤除。




图 3 WAKE 上升沿本地唤醒示意图




图 4 WAKE 下降沿本地唤醒示意图

远程唤醒

SIT1043Q 通过低功耗接收器实现远程唤醒功能，用于告知 MCU 总线已被激活，节点应恢复正常工作。在睡眠模式下，出现一帧有效的远程唤醒请求信号（WUP），器件即被唤醒，并跳转至待机模

式，RXD 会被拉低，INH 被拉高。

根据 ISO 11898-2:2016，完整的 WUP 包括：一段已过滤的显性电平（持续时间大于 $t_{\text{wake}(\text{dom})}$ ），一段已过滤的隐性电平（持续时间大于 $t_{\text{wake}(\text{rec})}$ ）和另一段已过滤的显性电平（持续时间大于 $t_{\text{wake}(\text{dom})}$ ）。此段显性-隐性-显性电平信号必须在 $t_{\text{wake}(\text{timeout})}$ 时间内出现，否则内部的唤醒逻辑将被复位，并重新开始对总线的监测。

RXD 引脚将一直保持高电平直到唤醒事件被触发，上述提到的显性电平和隐性电平如果持续时间低于 $t_{\text{wake}(\text{busdom})}$ 和 $t_{\text{wake}(\text{busrec})}$ 都会被忽略（滤除），如果在接收到有效的唤醒模式时发生以下任何一个事件，则不会响应唤醒事件：

- (1) 器件切换到正常工作模式；
- (2) 完整的唤醒请求帧没有在 $t_{\text{wake}(\text{timeout})}$ 内被接收到；
- (3) 检测到 VCC 或 VIO 欠压（ UVD_{NOM} 标志信号被设置）。




图 5 远程唤醒示意图

唤醒源标志

SIT1043Q 通过唤醒源标志可识别出唤醒源，唤醒源标志可以在芯片进入正常模式下通过 ERRN 引脚的电平来表现。若通过 WAKE 引脚给予的本地唤醒请求产生唤醒标志时，跳转至正常工作模式后，ERRN 引脚表现为低电平。反之，若 ERRN 引脚为高电平，则可指示为 CAN 总线给予的远程唤醒信号。在正常模式下 TXD 端口传输了四个显隐跳变后，若有总线短路标志产生则会覆盖掉唤醒源标志。芯片离开正常工作模式也会清除唤醒源标志。此标志在初始上电时也会产生。

UVD_{NOM} 欠压标志

SIT1043Q 的供电电源 VCC 以及 VIO 上具有欠压检测功能，可设置 UVD_{NOM} 欠压标志并将器件置于受保护的状态。当 VCC 低于其欠压阈值 V_{UVDVCC} 并且欠压的时间大于 t_{DETUVD} 或者 VIO 低于其欠压阈值 V_{UVDVIO} 并且欠压时间大于 t_{DETUVD} 时，通过 UVD_{NOM} 欠压标志的设置，器件会强制进入睡眠模式，本地唤醒与远程唤醒仍正常，INH 为高阻态并进一步指示外部稳压器关断，如此可节省非必要功耗并可避免总线受到干扰。当 VCC 高于 V_{UVDVCC} 并且恢复时间大于 t_{RECUVD} 或者 VIO 高于 V_{UVDVIO} 并且恢复时间大于 t_{DETUVD} 时， UVD_{NOM} 欠压标志会被清除。同时，建立唤醒请求标志和上电标志，STB 由低至高的跳变，这三种情况都将清除 UVD_{NOM} 欠压标志。

UVD_{VBAT} 欠压标志

SIT1043Q 的电池电源 VBAT 也具有欠压检测功能，当 VBAT 低于 $V_{UVDVBAT}$ 时， UVD_{VBAT} 欠压标志被设置，器件进入待机模式，收发器将脱离总线（零负载）。当引脚 VBAT 电压恢复时， UVD_{VBAT} 欠压标志被清除，收发器将切换到由 STBN 和 EN 引脚上的逻辑电平指示的工作模式。

总线短路标志

在正常工作模式下，如果总线短路至 VBAT，VCC 或者 GND，并且 TXD 出现连续 4 个显隐跳变信号（每个显性-隐性的周期至少为 $4\mu s$ ），则总线短路标志会被设置，通过 ERRN 拉低可指示总线短路标志的建立。重新上电或者收发器重新进入正常工作模式可将总线短路标志清除。

本地错误标志

SIT1043Q 可检测四种本地错误事件：TXD 显性超时，TXD 与 RXD 短路，总线显性超时，过温保护。无论发生其中任何一种事件，都会生成一个本地错误标志，当器件从正常工作模式跳转至静音模式时，ERRN 会被拉低，从而指示出现了本地错误标志。

TXD 显性超时

在正常工作模式下，如果引脚 TXD 上的低电平持续时间超过内部定时器值 $t_{dom}(TXD)$ ，发送器将被禁用，驱动总线进入隐性状态。可防止引脚 TXD 因硬件或软件应用故障而被强制为永久低电平导致总线线路被驱动至永久显性状态（阻塞所有网络通信）。




图 6 TXD 显性超时示意图

TXD 与 RXD 短路

SIT1043Q 具有 TXD 与 RXD 短路的保护功能，可避免本地器件出现周期性的死锁情况。在正常工作模式或者静音模式下，如果器件的 TXD 与 RXD 发生了短路情况，并且短路的持续时间超过 $t_{dom}(TXD)$ ，则器件会认为发生了 TXD 与 RXD 的短路情况，本地错误标志建立，驱动器将被禁能。

总线显性超时

当总线出现短路情况时，如果总线出现持续时间大于内部定时器值 $t_{dom}(BUS)$ 的显性电平，会被认定为出现总线显性超时事件，本地错误标志建立。

过温保护

SIT1043Q 具有过温保护功能，如果器件结温超过过温关断温度 $T_{j(sd)}$ ，总线驱动器电路将会被关断，从而阻断 TXD 到总线的传输路径，所以在热关断期间 CAN 总线的电平会被偏置在隐性状态，同时芯片的其它部分仍然保持正常工作。因为驱动管是主要的耗能部件，所以关断驱动管可以降低功耗从而降低芯片温度。

直流参数

在推荐的工作条件下进行测试：VBAT=4.5V 至 40V、VCC =4.5V 至 5.5V、VIO=2.8V 至 5.5V、 T_j =-40°C 至 150°C。如无另外说明，所有的典型值均在 $T_{amb}=25^\circ\text{C}$ 、电源电压 VBAT=12V、VCC=5V、VIO=5V、 $R_L=60\Omega$ 的条件下测得。

参数	符号	测试条件	最小	典型	最大	单位
供电特性						
VBAT 供电电流	I _{BAT}	正常工作模式 或者静音模式	15	35	70	μA
		待机模式， VCC>4.5V，VIO>2.8V， INH=WAKE=VBAT	5	16	30	μA
		睡眠模式， VCC=VIO=INH=0V， WAKE=VBAT	5	16	30	μA
VCC 供电电流	I _{CC}	正常工作显性	30	48	65	mA
		正常工作隐性或静音模式	3	6	9	mA
		待机模式或 者睡眠模式		1	4	μA
		正常工作显性，总线短路， -3V<(CANH=CANL)<+18V	3	79	109	mA
VIO 供电电流	I _{IO}	正常工作显性，TXD=0V		150	500	μA
		正常工作隐性或静音模式， TXD=VIO		1	2	μA
		待机模式或睡眠模式		1	2	μA
VBAT 欠压检测	V _{UVDVBAT}	SIT1043QT, SIT1043QTK	3	3.5	4.3	V
		SIT1043Q/1	4	4.2	4.4	V
VCC 欠压检测	V _{UVDVCC}	VBAT>4.5V， SIT1043QT, SIT1043QTK	3	3.5	4.3	V
		VBAT>4.5V, SIT1043Q/1	3.5	3.8	4.3	V
VIO 欠压检测	V _{UVDVIO}	VBAT>4.5V， SIT1043QT, SIT1043QTK	1.5	1.8	2.1	V
		VBAT>4.5V， SIT1043Q/1	1.4	1.5	1.65	V
TXD 端口特性						
TXD 端口高电平输入电 流	I _{IH(TXD)}	TXD=VIO， SIT1043QT, SIT1043QTK	-5	0	5	μA
		TXD=VIO, SIT1043Q/1	-1		1	μA

参数	符号	测试条件	最小	典型	最大	单位
TXD 端口低电平输入电流	$I_{IL(TXD)}$	TXD=0V, SIT1043QT, SIT1043QTK	-260	-150	-30	μA
		TXD=0V, SIT1043Q/1	-150		20	μA
未上电时 TXD 的漏电流	$I_{off(TXD)}$	VIO=0V, TXD=5.5V	-1		1	μA
输入高电平下限	V_{IH}		0.7VIO		VIO+0.3	V
输入低电平上限	V_{IL}		-0.3		0.3VIO	V
RXD 端口特性						
RXD 端口高电平输出电流	$I_{OH(RXD)}$	RXD=VIO-0.4V	-12	-6	-1	mA
RXD 端口低电平输出电流	$I_{OL(RXD)}$	RXD=0.4V, 总线显性	2	6	14	mA
STBN 端口特性						
STBN 端口高电平输入电流	$I_{IH(STBN)}$	STBN=VIO, SIT1043QT, SIT1043QTK	1	5	10	μA
		STBN=VIO, SIT1043Q/1	20		110	μA
STBN 端口低电平输入电流	$I_{IL(STBN)}$	STBN=0V	-1		1	μA
未上电时 STBN 的漏电流	$I_{off(STBN)}$	VIO=0V, STBN=5.5V	-1		1	μA
输入高电平下限	V_{IH}		0.7VIO		VIO+0.3	V
输入低电平上限	V_{IL}		-0.3		0.3VIO	V
EN 端口特性						
EN 端口高电平输入电流	$I_{IH(EN)}$	EN=VIO, SIT1043QT, SIT1043QTK	1	5	10	μA
EN 端口高电平输入电流	$I_{IH(EN)}$	EN=VIO, SIT1043Q/1	20		110	μA
EN 端口低电平输入电流	$I_{IL(EN)}$	EN=0V	-1		1	μA
未上电时 EN 的漏电流	$I_{off(EN)}$	VIO=0V, EN=5.5V	-1		1	μA
输入高电平下限	V_{IH}		0.7VIO		VIO+0.3	V
输入低电平上限	V_{IL}		-0.3		0.3VIO	V
ERRN 端口特性						
ERRN 端口高电平输出电流	$I_{OH(ERRN)}$	ERRN=VIO-0.4V	-50	-20	-4	μA
ERRN 端口低电平输出电流	$I_{OL(ERRN)}$	ERRN=0.4V	0.1	0.5	2	mA
INH 端口特性						

参数	符号	测试条件	最小	典型	最大	单位
INH 端口高电平 压差	ΔV_H	$I_{INH}=-0.18\text{mA}$, SIT1043QT, SIT1043QTK	0	0.25	0.8	V
		$I_{INH}=-1\text{mA}$, SIT1043Q/1	0		1	V
		$I_{INH}=-2\text{mA}$, SIT1043Q/1	0		2	V
INH 端口漏电流	I_L	睡眠模式	-2	0	2	μA
WAKE 端口特性						
WAKE 端口高电平输入 电流	$I_{IH(\text{WAKE})}$	WAKE=VBAT-1.4V, SIT1043QT, SIT1043QTK	-18	-10		μA
		WAKE>2.6V, SIT1043Q/1	-8	-4		μA
WAKE 端口低电平输入 电流	$I_{IL(\text{WAKE})}$	WAKE=VBAT-2.9V, SIT1043QT, SIT1043QTK		10	18	μA
		WAKE<1.8V, SIT1043Q/1		4	8	μA
WAKE 高低 电平阈值	$V_{th(\text{WAKE})}$	STBN=0, SIT1043QT, SIT1043QTK	VBAT-3	VBAT-2.5	VBAT-1.5	V
	$V_{th(\text{WAKE})}$	STBN=0, SIT1043Q/1	1.8		2.6	V
SPLIT 端口特性						
SPLIT 端口 输出电压	V_{SPLIT}	正常工作模式或静音模式, $-500\mu\text{A}<I_{\text{SPLIT}}<500\mu\text{A}$	0.3VCC	0.5VCC	0.7VCC	V
		正常工作模式或静音模式, $R_L=1\text{M}\Omega$	0.45VCC	0.5VCC	0.55VCC	V
过温保护						
过温关断	$T_{j(\text{sd})}$			190		$^{\circ}\text{C}$
总线驱动器直流特性						
CANH 输出电压 (显性)	$V_{OH(D)}$	正常工作模式, TXD=0V, $R_L=50\Omega$ 至 65Ω	2.75	3.5	4.5	V
CANL 输出电压 (显性)	$V_{OL(D)}$		0.5	1.5	2.25	V
总线输出差分电压 (显 性)	$V_{OD(D)}$	正常工作模式, TXD=0V, $R_L=50\Omega$ 至 65Ω	1.5		3	V
总线输出差分电压 (显 性)	$V_{OD(D)}$	正常工作模式, TXD=0V, $R_L=45\Omega$ 至 70Ω	1.4		3.3	V
总线输出差分电压 (显 性)	$V_{OD(D)}$	正常工作模式, TXD=0V, $R_L=2240\Omega$	1.5		5	V
总线输出电压 (隐性)	$V_{O(R)}$	正常工作模式或静音模式, TXD=VIO, 无负载	2	0.5VCC	3	V
总线差分输出电压 (隐 性)	$V_{OD(R)}$	正常工作模式或静音模式, TXD=VIO, 无负载	-500		50	mV

参数	符号	测试条件	最小	典型	最大	单位
总线输出电压 (总线偏置到地)	$V_{O(S)}$	睡眠模式或待机模式, 无负载	-0.1		0.1	V
总线差分输出电压 (总线偏置到地)	$V_{OD(S)}$	睡眠模式或待机模式, 无负载	-0.2		0.2	V
显性输出电压对称性	$V_{dom(TX)sym}$	$V_{dom(TX)sym}=V_{CC}-CANH-CANL$	-400		400	mV
输出电压对称性	V_{TXsym}	$V_{TXsym}=CANH+CANL$, $R_L=60\Omega$ $C_{SPLIT}=4.7nF$, $f_{TXD}=250kHz$ 、 $1MHz$ 或 $2.5MHz$ 图 11	$0.9V_{CC}$		$1.1V_{CC}$	V
显性隐性共模 输出电压差	$V_{cm(step)}$	图 9 , 图 11	-150		150	mV
显性隐性共模 峰峰值	$V_{cm(p-p)}$	图 9 , 图 11	-300		300	mV
显性短路输出电流	$I_{O(SC)DOM}$	正常工作模式, $TXD=0V$, $CANH=-15V$ 至 $40V$	-100	-70	-40	mA
		正常工作模式, $TXD=0V$, $CANL=-15V$ 至 $40V$	40	70	100	mA
隐性短路输出电流	$I_{O(SC)REC}$	正常工作模式, $TXD=V_{IO}$, $CANH=CANL=-27V$ 至 $32V$	-3		3	mA
总线接收器直流特性						
接收器阈值电压	$V_{th(RX)dif}$	正常工作模式或静音模式, $-30V < V_{CM} < 30V$	0.5		0.9	V
		待机模式或睡眠模式, $-12V < V_{CM} < 12V$	0.4		1.15	V
接收器阈值电压 迟滞区间	$V_{hys(RX)dif}$	正常工作模式或静音模式, $-30V < V_{CM} < 30V$	50	120	400	mV
接收器隐性电压区间	$V_{rec(RX)}$	正常工作模式或静音模式, $-30V < V_{CM} < 30V$	-3		0.5	V
		待机模式或睡眠模式, $-12V < V_{CM} < 12V$	-3		0.4	V
接收器显性电压区间	$V_{dom(RX)}$	正常工作模式或静音模式, $-30V < V_{CM} < 30V$	0.9		8	V
		待机模式或睡眠模式, $-12V < V_{CM} < 12V$	1.15		8	V

参数	符号	测试条件	最小	典型	最大	单位
总线漏电流	I_L	$V_{CC}=V_{IO}=V_{BAT}=0V$, $CANH=CANL=5V$	-5		5	μA
CANH、CANL 输入电阻	R_{IN}	$-2V \leq CANH \leq 7V$, $-2V \leq CANL \leq 7V$, SIT1043QT, SIT1043QTK	9	15	28	$k\Omega$
		$-2V \leq CANH \leq 7V$ $-2V \leq CANL \leq 7V$ SIT1043Q/1	25	40	50	$k\Omega$
CANH、CANL 差分输入电阻	R_{ID}	$-2V \leq CANH \leq 7V$, $-2V \leq CANL \leq 7V$, SIT1043QT, SIT1043QTK	19	30	52	$k\Omega$
		$-2V \leq CANH \leq 7V$ $-2V \leq CANL \leq 7V$ SIT1043Q/1	50	80	100	$k\Omega$
CANH、CANL 输入电阻失配度	ΔR_{IN}	$0V \leq CANH \leq 5V$ $0V \leq CANL \leq 5V$	-3		3	%
CANH、CANL 对地输入电容	C_{IN}	TXD=VIO, SIT1043QT, SIT1043QTK		24		pF
		TXD=VIO SIT1043Q/1			40	pF
CANH、CANL 差分输入电容	C_{ID}	TXD=VIO, SIT1043QT, SIT1043QTK		12		pF
		TXD=VIO SIT1043Q/1			20	pF

交流参数

如无另外说明,所有的典型值均在 $T_{amb}=25^{\circ}\text{C}$ 、电源电压 $V_{BAT}=12\text{V}$ 、 $V_{CC}=5\text{V}$ 、 $V_{IO}=5\text{V}$ 、 $R_L=60\Omega$ 、 $C_{BUS}=100\text{pF}$ 、 $C_{RXD}=15\text{pF}$ 的条件下测得。

参数	符号	测试条件	最小	典型	最大	单位
驱动器交流特性						
传播延时 (低到高)	$t_d(\text{TXD-busdom})$	正常工作模式, 图 7 , 图 10 SIT1043QT, SIT1043QTK		45		ns
		正常工作模式, 图 7 , 图 10 SIT1043Q/1			80	ns
传播延时 (高到低)	$t_d(\text{TXD-busrec})$	正常工作模式, 图 7 , 图 10 SIT1043QT, SIT1043QTK		55		ns
		正常工作模式, 图 7 , 图 10 SIT1043Q/1			80	ns
差分输出上升时间	$t_r(\text{BUS})$	正常工作模式, 图 7 , 图 10 SIT1043QT, SIT1043QTK		45		ns
		正常工作模式, 图 7 , 图 10 SIT1043Q/1		35		ns
差分输出下降时间	$t_f(\text{BUS})$	正常工作模式, 图 7 , 图 10 SIT1043QT, SIT1043QTK		45		ns
		正常工作模式, 图 7 , 图 10 SIT1043Q/1		35		ns
TXD 显性超时时间	$t_{\text{dom}}(\text{TXD})$	TXD=0, 图 6 SIT1043QT, SIT1043QTK	0.3	0.6	1.2	ms
		TXD=0, 图 6 SIT1043Q/1	0.8	2	4	ms
接收器交流特性						

参数	符号	测试条件	最小	典型	最大	单位
传播延迟（低到高）	$t_{d(\text{busdom-RXD})}$	正常工作模式或静音模式， 图 7 ， 图 10 SIT1043QT， SIT1043QTK		45		ns
		正常工作模式或静音模式， 图 7 ， 图 10 SIT1043Q/1			110	ns
传播延迟（高到低）	$t_{d(\text{busrec-RXD})}$	正常工作模式或静音模式， 图 7 ， 图 10 SIT1043QT， SIT1043QTK		45		ns
		正常工作模式或静音模式， 图 7 ， 图 10 SIT1043Q/1			110	ns
RXD 信号上升时间	$t_{r(\text{RXD})}$	正常工作模式或静音模式， 图 7 ， 图 10		8		ns
RXD 信号下降时间	$t_{f(\text{RXD})}$	正常工作模式或静音模式， 图 7 ， 图 10		8		ns
BUS 显性超时时间	$t_{\text{dom}(\text{BUS})}$	$V_{\text{OD}} > 0.9\text{V}$	0.3	0.6	1.2	ms
TXD 至 RXD 环路延迟						
环路延迟 1，TXD 下降沿至 RXD 下降沿	t_{loop1}	正常工作模式， 图 7 ， 图 10 SIT1043QT， SIT1043QTK	40		160	ns
		正常工作模式， 图 7 ， 图 10 SIT1043Q/1	40		190	ns
环路延迟 2，TXD 上升沿至 RXD 上升沿	t_{loop2}	正常工作模式， 图 7 ， 图 10 SIT1043QT， SIT1043QTK	40		175	ns
		正常工作模式， 图 7 ， 图 10 SIT1043Q/1	40		190	ns

参数	符号	测试条件	最小	典型	最大	单位
CAN FD 位时间						
BUS 输出位时间	$t_{\text{bit(BUS)}}$	$t_{\text{bit(TXD)}}=500\text{ns}$, 图 8	435		530	ns
		$t_{\text{bit(TXD)}}=200\text{ns}$, 图 8	155		210	ns
RXD 输出位时间	$t_{\text{bit(RXD)}}$	$t_{\text{bit(TXD)}}=500\text{ns}$, 图 8	400		550	ns
		$t_{\text{bit(TXD)}}=200\text{ns}$, 图 8	120		220	ns
BUS 与 RXD 输出 位时间差	Δt_{rec}	$\Delta t_{\text{rec}}= t_{\text{bit(RXD)}}- t_{\text{bit(BUS)}}:$ $t_{\text{bit(TXD)}}=500\text{ns}$	-65		40	ns
		$\Delta t_{\text{rec}}= t_{\text{bit(RXD)}}- t_{\text{bit(BUS)}}:$ $t_{\text{bit(TXD)}}=200\text{ns}$	-45		15	ns
器件开关特性						
睡眠等待模式 保持时间	$t_{\text{go_to_sleep}}$	EN=VIO, STBN=0	20		60	μs
远程唤醒显性时间	$t_{\text{wake(dom)}}$	睡眠模式或待机模式	0.5		1.8	μs
远程唤醒隐性时间	$t_{\text{wake(rec)}}$	睡眠模式或待机模式	0.5		1.8	μs
远程唤醒超时时间	$t_{\text{wake(timeout)}}$	SIT1043QT, SIT1043QTK	0.4	0.6	1.2	ms
		睡眠模式或待机模式 SIT1043Q/1	0.8		4	ms
本地唤醒时间	$t_{\text{wake(local)}}$	睡眠模式或待机模式	5	25	50	μs
欠压检测时间	t_{DETUVD}	SIT1043QT, SIT1043QTK	100		350	ms
		SIT1043Q/1	100		150	ms
欠压恢复时间	t_{RECUVD}		1		5	ms
STBN 和 EN 端口 滤波时间	$t_{\text{filter_IO}}$		1		4	μs

波形时序图




图 7 收发器传输延时示意图




图 8 t_{bit} 延时示意图




图 9 总线共模电压 (SAE 1939-14)

收发器测试电路




图 10 收发器时序测试电路图




图 11 收发器总线对称性测试电路图


典型应用


图 12 SIT1043Q 与 5V MCU 的典型应用图








图 13 SIT1043Q 与 3.3V MCU 的典型应用图

SOP14 封装外形
封装尺寸

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	-	-	1.75
A1	0.05	-	0.225
A2	1.30	1.40	1.50
A3	0.60	0.65	0.70
b	0.39	-	0.47
b1	0.38	0.41	0.44
c	0.20	-	0.24
c1	0.19	0.20	0.21
D	8.55	8.65	8.75
E	5.80	6.00	6.20
E1	3.80	3.90	4.00
e	1.27BSC		
h	0.25	-	0.50
L	0.50	-	0.80
L1	1.05REF		
θ	0	-	8°








LAND PATTERN EXAMPLE (Unit: mm)

DFN4.5×3-14 封装外形


封装尺寸

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.80	0.85	0.90
A1	0	0.02	0.05
b	0.25	0.30	0.35
b1	0.21REF		
c	0.203REF		
D	4.40	4.50	4.60
D2	4.10	4.20	4.30
e	0.65BSC		
Nd	3.90BSC		
E	2.90	3.00	3.10
E2	1.50	1.60	1.70
L	0.35	0.40	0.45
h	0.20	0.25	0.30
K	0.30REF		



编带信息


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers




PIN1 is in quadrant 1

封装类型	卷盘直径 A (mm)	编带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)
SOP14	330±1	12.4	6.50 ^{+0.20} _{-0.1}	9.30 ^{+0.20} _{-0.1}	2.0±0.10	8.00±0.1	16.00±0.10
DFN4.5×3-14	329±1	12.4	3.75±0.1	4.25±0.1	1.00±0.1	8.00±0.1	12.00±0.3

订购信息

订购代码	封装	包装方式
SIT1043QT	SOP14	盘装编带
SIT1043QT/1	SOP14	盘装编带
SIT1043QTK	DFN4.5×3-14	盘装编带
SIT1043QTK/1	DFN4.5×3-14	盘装编带

SOP14 编带式包装为 2500 颗/盘，DFN4.5×3-14 为 3000 颗/盘。



参数	无铅焊接条件
平均温升速率 (T_L to T_P)	3 °C/second max
预热时间 t_s ($T_{smin}=150$ °C to $T_{smax}=200$ °C)	60-120 seconds
融锡时间 t_L ($T_L=217$ °C)	60-150 seconds
峰值温度 T_P	260-265 °C
小于峰值温度 5 °C以内时间 t_p	30 seconds
平均降温速率 (T_P to T_L)	6 °C/second max
常温 25°C 到峰值温度 T_P 时间	8 minutes max

重要声明

芯力特有权在不事先通知的情况下，保留因技术革新而更改上述资料的权利。

修订历史

版本号	修订内容	修订时间
V1.0	初始版本	2022.06
V1.1	修改 SPLIT 端口相关参数描述； 增加收发器测试电路图示； 增加编带信息； 增加回流焊信息。	2022.08
V1.2	电路结构框图增加振铃抑制； 修改 WAKE 端口相关参数描述； 增加 V_{TXsym} 的测试条件。	2022.09
V1.3	更新 $t_{wake(timeout)}$ 最小值； 增加“LAND PATTERN EXAMPLE”。	2022.12
V1.4	增加 AEC-Q100 认证； 增加 SPLIT 端口总线侧输入电压范围； 更新典型应用电路。	2023.04
V1.5	增加“兼容 SAE J2284-1 to SAE J2284-5 标准”。	2024.04
V1.6	增加 SIT1043Q/1 及其相关信息。	2024.08